2018年6月6日 星期三

2018 ARM推出新一代Cortex-A76 CPU

2018年Arm推出最新的高階大核Cortex-A76 CPU,比起上一代A75 CPU,除了performace和power efficiency當然有所進步; 和AI機器學習(Machine Learning)性能提升4倍之外,其他的創新,沒有像去年那麼大,去年2017年,Arm徹底修正了使用多年的big.LITTLE大小核雙叢集技術,推出DynamIQ技術,有很大的創新,並推出基於DynamIQ技術的大核Cortex-A75 CPU和小核Cortex-A55 CPU,今年推出的大核Cortex-A76,是基於DynamIQ技術的第二代大核,今年並沒有推出Cortex-A55的下一代小核。

2017年的Arm IP大概會使用在2018年的晶片上,2018年的Arm IP大概會使用在2019年的Arm晶片上,DynamIQ雖然是去年的技術,但因為進步很大,而且應該還會使用好幾年,還是說明一下特點。

1. DynamIQ是Arm公司2017年發表的新一代多核心微架構(microarchitecture)技術,正式名稱為DynamIQ big.LITTLE(以下簡稱為DynamIQ),取代使用多年的big.LITTLE技術。

2. big.LITTLE技術將多核心處理器IP分為兩個叢集(clusters),每個叢集最多4個核心,兩個叢集最多4+4=8核心,DynamIQ則只有一個叢集,同樣可以內含最多8個核心。

3. big.LITTLE大核和小核必須放在不同的叢集,例如4+4(4大核+4小核),DynamIQ只有一個叢集,但可同時包含大核和小核,達到叢集內的異質處理(heterogeneous cluster),而且大核和小核可以隨意排列組合,例如1+3、1+7等以前無法做到的彈性配置。

4. big.LITTLE每個叢集只能用一種電壓,也因此同一個叢集內的各核心CPU只有一種頻率,DynamIQ內的每個CPU核心都可以有不同的電壓和不同的頻率。

5. big.LITTLE每個叢集內的CPU核心,共享同一塊L2 Cache,DynamIQ內的每個CPU核心,都有專屬的L2 Cache,再共享同一塊L3 Cache,L2 Cache和L3 Cache的容量大小都是可以選擇的,各核心專屬L2 Cache可以從256KB~512KB,各核心共享L3 Cahce可以從1MB~4MB。這樣的設計大幅提升了跨核心資料交換的速度。L3 Cache是DynamIQ Shared Unit(DSU)的一部分。

使用big.LITTLE技術的手機AP晶片,通常的做法有幾種:

(1) 4大核 + 4小核,兩個叢集各有不同的工作電壓和頻率
(2) 2大核 + 4小核,兩個叢集各有不同的工作電壓和頻率
(3) 4大核
(4) 4小核 + 4小核,兩個叢集各有不同的工作電壓和頻率,把高頻叢集當作大核
(5) 4小核

改為DynamIQ之後,幾乎可以有幾百種大小核和電壓的組合,大幅度的增加晶片設計的彈性和更多的客製化能力。

去年的重大進步是推出了新的DynamIQ bit.LITTLE技術,以及基於DynamIQ技術的第一代CPU核心: 大核A75和小核A53,今年2018年主要就是推出新的大核Cortex-A76 CPU IP。

Cortex-A76和A75的比較,將基於7nm製程、3GHz的Cortex-A76,和基於10nm製程、2.8GHz的Cortex-A75比較,performance提升35%,能源效率(power efficiency)增加40%,透過更高的整數和向量處理能力,讓Machine Learning性能增加為4倍。Arm被問到如果用同樣製程比較的話,performance提升20~25%,能源效率雖然沒提升到40%,但也有明顯提升。

沒有留言:

張貼留言